Project R-1301

Titel

Hoge kappa metaaloxides voor IC toepassingen : CSD depositie & karakterisatie van MIM en MOS structuren.

Abstract

Microprocessoren worden steeds meer en meer verkleind zoals beschreven in de wet van Moore[1]. Daardoor verkleint ook de MOSFET*, het belangrijkste onderdeel ervan. Ook bij het DRAM wordt gestreefd naar steeds hogere capaciteit en daarmee gepaard het steeds meer verlagen van de dikte van de diëlektrische laag. Het SiO2 dat werd gebruikt als diëlektricum (k=3,9) had voor deze toepassingen zeer goede eigenschappen. Wat SiO2 zo┌n geschikt materiaal maakte voor deze toepassing, was dat het een thermische en chemische stabiliteit garandeerde en een grote bandkloof vormde met Si. Omdat SiO2 werd gegroeid op het Si bezat het een zo goed als defectvrij raakvlak[2-4]. De ITRS (International Technology Roadmap for Semiconductors) vereist voor de toekomst echter een verdere daling van de poortdiëlektricumdikte (tot 0,7nm)[5] en ook voor DRAM moet de condensatordikte verder verlaagd worden[6]. Een groot probleem bij deze verdere verkleining van het SiO2 is dat er een ontoelaatbaar grote lekstroom wordt bekomen door tunnelingeffecten, wat leidt tot sterke warmte-ontwikkeling, verhoogd stroomverbruik en afname van de betrouwbaarheid. Een mogelijke oplossing is het gebruik van alternatieve diëlektrica met een hogere k- waarde, waardoor voor dikkere lagen dezelfde specifieke capaciteit, maar lagere lekstromen bekomen worden. De capaciteit wordt immers gegeven door volgende formule voor een parallelle plaatcondensator: C = J0kA/t Met C: capaciteit J0: permittiviteit van vacuüm k: diëlektrische constante A: oppervlakte van de condensatorelektrode t: dikte van de diëlektrische laag De capaciteit is dus rechtevenredig met k en omgekeerd evenredig met de dikte van het diëlektricum. Om eenvoudig verschillende materialen te vergelijken wordt een equivalente oxidedikte (EOT = teq) en een capaciteit equivalente dikte (CET) gebruikt. Hierbij wordt de dikte van het nieuwe materiaal (tfys) beschreven als de dikte van SiO2 die nodig is om dezelfde specifieke capaciteit te bekomen. EOT = teq = (kox/k) tfys CET(V) = J0kox/C┌(V) met kox de diëlektrische constante van SiO2 en k die van het nieuwe materiaal. Het streefdoel voor het MOS poortdiëlektricum is een EOT van 5 tot 6 Å, verwacht voor 2014. Voor de MIM wordt getracht een CET waarde van 4,5 Å te bekomen[7]. De nood aan alternatieve hoge-k poortdiëlektrica leidde recent tot de introductie van een Hf gebaseerd materiaal in de huidige ┐multicore└ processoren[8]. Voor de 3de generatie poortdiëlektrica worden echter nog hogere k-waarden vereist (~30-50), terwijl ook voor geheugentoepassingen naar hogere k materialen wordt gezocht (~80-120). Het huidige project zal een bijdrage leveren aan de ontwikkeling van geschikte metaaloxides met hoge diëlektrische constante voor toepassing in toekomstige transistor- en geheugengeneraties.

Periode

01 januari 2008 - 31 december 2011